Le 24/24/2 0 25, PCIe a subi plusieurs itérations et mises à niveau depuis sa création, et est maintenant devenu un pont interconnexé indispensable entre les appareils informatiques tels que les processeurs, les GPU, les FPGA, les SSD, etc. Version publiée PCI-SIG {{1 0}}. 9 de la spécification PCI Express 7. 0. Comme prévu, la version officielle de la spécification des spécifications sera également publiée en 2 {{2 0}} 25, bien plus tôt que l'année précédente de 2027. PCIE 7.0 augmentera la vitesse de transfert de données de chaque broche à 128 GT / s, améliorant considérablement le PCIE 6.0 GT / S et PCIE 5.0 GT / s. Cela signifie qu'avant de considérer les frais généraux de codage, une connexion à 16 canaux (x16) peut prendre en charge une bande passante bidirectionnelle de 512 Go / s. Afin d'améliorer le taux de transmission des données et la bande passante, l'interface PCIE GEN7 utilisera à quatre niveaux de la signalisation de modulation d'amplitude d'impulsion (PAM4), le codage du mode flit 1B / 1B et la correction d'erreur transmise (FEC), qui sont toutes des fonctions héritées de PCIE GEN6 dans cette norme. Bien que la version finale de la spécification PCIE 7.0 devrait être publiée en 2025, en raison de divers obstacles rencontrés dans la recherche et le développement, les tests et les processus de fabrication, les produits réels peuvent prendre plus de temps pour être largement popularisés.
Indicateurs caractéristiques clés pour PCIE7. 0
1. Doublage de la bande passante:
PCIe 7. 0 vise à doubler le taux de transmission de PCIe 6. 0 (64 gt / s) à un débit binaire brut de 128 gt / s, et à fournir jusqu'à 512 Go / s de vitesse de transmission bidirectionnelle par le biais de la configuration x16. Cela représente un saut significatif dans le débit de données, ce qui est crucial pour les applications qui nécessitent un traitement de grandes quantités de données.
2. Adopter la technologie du signal PAM4:
Continuez à utiliser et à optimiser la modulation d'amplitude d'impulsion avec 4 niveaux (PAM4) la technologie du signal introduit à partir de PCIe 6. 0, ce qui permet de coder deux bits de données par cycle d'horloge, améliorant efficacement l'efficacité de transmission des données.
3. Faites attention aux paramètres de canal et à l'accessibilité:
Dans la conception, l'attention doit être accordée aux performances du canal de la couche physique pour assurer l'intégrité des signaux sur des distances plus longues, ce qui est particulièrement important pour l'interconnexion dans les centres de données.
4. Fournissez en continu la latence faible et la forte fiabilité:
S'assurer que la transmission des données est non seulement rapide, mais a également une latence et une forte fiabilité extrêmement faibles pour les applications en temps réel telles que l'intelligence artificielle / apprentissage automatique (AI / ML) et le cloud computing.
5. Améliorer l'efficacité énergétique:
Avec l'amélioration des performances des dispositifs, les problèmes d'efficacité énergétique sont devenus de plus en plus critiques. PCIe 7. 0 s'engage à réduire la consommation d'énergie, à rendre les centres de données et autres environnements informatiques hautes performances plus respectueux de l'environnement et économiques.
6. Maintenir la compatibilité en arrière:
Malgré l'introduction de nombreuses nouvelles technologies, PCIe 7. 0 prend toujours en charge toutes les versions précédentes de la technologie PCIe, ce qui signifie que les investissements matériels existants peuvent être protégés tout en transitionnant en douceur vers les normes de nouvelle génération.
